VerilogHDLManual.md

@@ -250,8 +250,6 @@ generate
 endgenerate
 ```
 
-例：8bit AND ゲートの配列生成
-
 ### case
 
 C言語の`switch`文に相当します。