| ... | ... | @@ -3,7 +3,7 @@ Verilog HDL 簡易マニュアル |
|
|
|
|
|
|
|
## はじめに
|
|
|
|
|
|
|
|
Verilogは、ハードウェア設計のための記述言語（HDL: Hardware Description Language）です。C言語などの手続き型プログラミング言語と異なり、 **物理的な回路構造とその振る舞いを記述するための言語** です。手続き型言語では「命令を順に実行する」ことが基本となっていますが、HDLでは **同時に動作する回路構造（並列性）** を表現するのが特徴です。回路図をテキストとして記述していると考えると分かりやすいと思います。
|
|
|
|
Verilogは、ハードウェア設計のための記述言語（HDL: Hardware Description Language）です。C言語などの手続き型プログラミング言語と異なり、**物理的な回路構造とその振る舞いを記述するための言語**です。手続き型言語では「命令を順に実行する」ことが基本となっていますが、HDLでは**同時に動作する回路構造（並列性）**を表現するのが特徴です。回路図をテキストとして記述していると考えると分かりやすいと思います。
|
|
|
|
|
|
|
|
Verilogでの基本構成は以下のようになります：
|
|
|
|
|
| ... | ... | |
