changeFrequency.md

+クロック周波数を変更する方法
+============
+
+クロック周波数を変更するために、 Clocking Wizard を利用します。FPGA外部で生成された 100MHz のクロック信号を、 Cloking Wizard によって変換することで、所望の周波数のクロック信号をトップモジュールへ入力することができます。
+
+## Block Design の作成
+
+`Flow Navigator` の IP INTEGRATOR→Create Block Design を選択します。
+
+![Screenshot_from_2018-10-18_20-46-45](uploads/2824c1d77e77ac49dc02ee23198cfb1e/Screenshot_from_2018-10-18_20-46-45.png)
+
+OK を押すと Block Design 用のウィンドウが表示されます。Block Design では作成済みの回路（IPコア）同士をGUI上で組み合わせることによって、回路を作成できます。
+
+ウィンドウ上の`+`ボタンを押して、追加したいIPコアを検索すると、 Clocking Wizard が見つかります。
+
+![Screenshot_from_2018-10-18_20-58-46](uploads/05c7d762cd5ae86d4e4adac590542f18/Screenshot_from_2018-10-18_20-58-46.png)
+
+Clocking Wizard を追加したのちウィンドウに表示されたブロック図をダブルクリックすると、種々の設定をおこなうことができます。 Output Clocks を選択し、Output Freq を変更すると、入力したクロック信号の周波数が所望の値に変化して出力されます。
+
+![Screenshot_from_2018-10-18_21-02-28](uploads/fa47dbec1f70b93f67346c73049849c9/Screenshot_from_2018-10-18_21-02-28.png)
+
+作成済みのモジュールと組み合わせるには、モジュールの上で右クリックし、 Add module to Block Design を選択します。すると Block Design のウィンドウ上にモジュールが現れます。
+
+![Screenshot_from_2018-10-18_21-06-46](uploads/b1b7dd765b4b4d77e0de6c52dd4a1733/Screenshot_from_2018-10-18_21-06-46.png)
+
+モジュールの各ポートをクリックすることで、モジュール同士を接続する線が引けます。また、FPGA外部に信号を入出力するための port は、ウィンドウ上で右クリックして Create Port とすると生成できます。
+
+![Screenshot_from_2018-10-18_21-23-52](uploads/fa368af3d5b51dc6c422a66028105bff/Screenshot_from_2018-10-18_21-23-52.png)
+
+Clocking wizard とトップモジュールとを組み合わせ終わったら、 Design Sources 内に表示されている作った Block Design の名前を右クリックし、Create HDL Wrapper を選択します。確認のウィンドウで OK を押すと、HDLで書かれたラッパーが生成されます。
+
+![Screenshot_from_2018-10-18_21-28-32](uploads/0ce78d35e9e02f98ab359fb66aa52eb7/Screenshot_from_2018-10-18_21-28-32.png)
+
+## 論理合成・配置配線
+
+このHDLラッパーを論理合成・配置配線することで、所望の周波数のクロック信号がトップモジュールへと入力された回路をFPGA上で実現することができます。ここで、論理合成・配置配線に用いるソースは太字で表示されています。HDLラッパーの名前を右クリックして、 Set as Top を選択すると、名前が太字に変わり合成出来るようになります。以降、FPGAに書き込むまでの手順はこれまでと同様です。
\ No newline at end of file