FPGAAbyss.md

@@ -19,8 +19,8 @@ FPGAの詳しい中身
 逆に、以下のような組み合わせ論理回路は（上記と比較すると）FPGAと相性が悪いです。
 
 * 加減算の結果を、LUTの入力とする場合（二スライス必要で、配線遅延もかかる）
-    * ``assign result = op == `OP_ADD ? a + b : a - b;``とか書いただけでこれになるので回避はかなり面倒
-
+    * ``assign result = op == `OP_SUB ? a - b : a + b;``とか書いただけでこれになるので回避はかなり面倒
+    * これに対しては、``assign result = ({ a, 1'b1 } + (op == `OP_SUB ? { ~b, 1'b1 } : { b, 1'b0 })) >> 1;``などとすることで「LUTでちょっとした論理演算をした後、その結果を加算器に通す場合」に適合させられる
 
 以下のような組み合わせ論理回路は、FPGAに限らず、一般に効率が悪いです。
 とりあえず、FPGAの場合になぜ効率が悪いのかを書いておきます（トップレベルの箇条書きは一般論で、ぶら下げている箇条書きは実験で使うFPGAのシリーズに特有の話です）。