VerilogHDLManual.md

@@ -186,6 +186,8 @@ function [7:0] dec38;
 endfunction
 ```
 
+引数がない関数は作れません。また、`input wire`とするとエラーです。
+
 ## 組み合わせ回路を作るときの注意
 
 組み合わせ回路を作るために`if`文や`case`文を使う場合、**必ず全パターンを記述してください**。つまり、`else`や`default`を必ず書いてくださいということです。