... | ... | @@ -50,7 +50,7 @@ $ vivado& |
|
|
|
|
|
![Screenshot__4_](uploads/6afb8914699235af68f42fbedfdcf9e4/Screenshot__4_.png)
|
|
|
|
|
|
先ほどダウンロードした後解凍した practice ディレクトリ内にある、`adder.v`、`top_module.v`、`testbench.v`をソースファイルとして追加し、`Next >`を押します。
|
|
|
先ほどダウンロードした後解凍した practice ディレクトリ内にある、`adder.v`、`top_module.v`、`testbench.v`をソースファイルとして追加し、`Next >`を押します。**この画像で示した順に追加しないと後の工程で失敗するので注意してください**。
|
|
|
ここで、`adder.v`は全加算器、`top_module.v`はトップモジュール、`testbench.v`はシミュレーションに用いるためのファイルです。
|
|
|
トップモジュールは、FPGA の入出力ピンと直接つながっているモジュールであり、トップモジュール内に他のモジュールを階層的に配置していくことで論理回路を作成します。
|
|
|
Vivado では特に設定をしなくてもこうしたモジュール間の関係や役割をおおむね正確に読み取ってくれますが、できる限り明示的に設定しておくとよいでしょう。ここでは`adder.v`、`top_module.v`の`HDL Source For`を`Synthesis & Simulation`に、`testbench.v`については`Simulation only`に設定します。
|
... | ... | |